【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成13年11月9日(2001, 11, 9)

【公開番号】特開平7-235h50

【公開日】平成7年9月5日(1995、9、5)

【年通号数】公開特許公報で一じょうで

【出願番号】特願平らっこるとのロ

#### 【国際特許分類第7版】

H01L 29 786

 $21 \cdot 336$ 

21 265

#### [FI]

H01L 29.78 311 P

21 265

29, 78 311 G

#### 【手続補正書】

【提出日】平成13年2月23日 - 2001. 2. 2 3)

#### 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 薄膜トランジスタの製造方法

## 【特許請求の範囲】

【請求項1】 絶縁基板上に半導体層を<u>島状に</u>形成する工程と、この半導体層上に<u>絶縁膜を形成する工程と、前</u>記絶縁膜上に導電膜を形成する工程と、前記導電膜上に所定バターンのレジストマスクを形成する工程と、前記導電膜をその上面が前記レジストマスクに従い、底面が広がったデーバ状にパターニングする工程と、この導電膜をマスクとして前記半導体層に不純物を導入する工程と、前記レジストマスクを用いて前記導電膜の側面をエッチング<u>してゲート電極を形成する</u>工程とを具備することを特徴とする薄膜トランジスタの製造方法。

【請求項2】 絶縁基板上に半導体層を島状に形成する工程と、この半導体層上に絶縁膜を形成する工程と、前記準電膜を予の底面端部か広がったテーツ状にハターニングする工程と、この導電膜のバターンをマスクとして前記半導体層に所定濃度の不純物を導入する工程と、前記導電膜の側面をエッチングしてゲート電極を形成する工程と、前記半導体層に、前記ゲート電極を下のよりよりも低い濃度の不純物を導入する工程と、を具備することを特徴とする薄膜トランジフタの製造方法。

【請求項3】 <u>前記導電膜を(ターニングする工程と、</u> 前記ゲート電極を形成する工程では同一のマスクを用い <u>ることを特徴とする請求項2記載の薄膜トランジスタの</u> 製造方法。

【請求項4】 <u>前記半導体層を島状に形成する工程の前に、前記絶縁基板上にバッファ層を形成する工程を具備することを特徴とする請求項1万至2のいずれかに記載の薄膜トランジスタの製造方法。</u>

【請求項5】 <u>前記薄膜トランジスタの製造方法において、前記ゲート電極をレーザ活性化する工程をさらに具備することを特徴とする請求項1乃至2のいずれかに記載の薄膜トランジスタの製造方法。</u>

## 【発明の詳細な説明】

[000:1

【産業上の利用分野】本発明は、薄膜トランジタで製造 方法に関する。

[0002]

【従来の技術】プラズマ、発光ダイオード、液晶等の表示デバイスは、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。

【00003】 これらの中で、非晶質であるアモルファス・シリコン(aーSi)または結晶を持ったシリコンポリシピコン:polynSi)を用いた薄膜トランジスタ(TFT)をスイッチング素子としてマトリックス上に配した液晶表示装置(TFT-LCD)は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

【0004】特にpoly-Siを用いたTFTは、aーSiTFTよりも移動度が10から10倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動回路にpoly-SiTFTを用いて、画素TFTと駆動回路TFTを同一馬板上に同時に形成する駆動回路一体型TFT-LCDの研究開発

が盛んに行われている。

【00005】polyns;TFTは、1-SiTFTに比べ移動度は高いが、他方リーク電流(TFTがOFFのとき流れてしまうリーク電流・が1-S:TFTに比へ高いという離点がある。駆動回路を構成する場合には、特に問題になるないが画素ステッチングに用いた場合は、画質劣化の原因となる。

【00006】そのため、画素に用いるpoliy-SITFTには、さまざまに構造上に工夫をこらしたものがある。その一例として、オマセット構造を持ったTFTを製造する場合、ソースドレイ、領域、オマセット領域を形成するために、フォトリソプラフィー工程が2回必要である。従って露光のために少くとも2つのマスクが必要であり、それに共うPEP工程等の露光工程も夫々必要となり、工程が慎雑化するという問題があった。

【発明が解決しようとする課題】従来の薄膜トランジャの製造方法は、リーク電流の低減化に有利なオフセット構造を有するものの、少くともじつのマスクを必要とする2回の露光工程が必要で工程が煩雑化する問題があった。

【00003】本発明は上記問題点に鑑みてなされたもので、1回の露光工程でオコセット構造、あるいはLDD機 造を形成でき、製造工程数を簡略化した薄膜トランジスタの製造方法の提供を目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために 地線基板上に半導体層を島状に形成する工程と、この 半導体層上に絶縁膜を形成する工程と、前記絶縁膜上に 導電膜を形成する工程と、前記導電膜とに所定パターン のレジストマスクを形成する工程と、前記導電膜をその 上面が前記レジストマスクに従い、底面が広がったテー で状にパターニンプする工程と、この導電膜をマスクと して前記半導体層に不純物を導入する工程と、前記レジストマスクを用いて前記導電膜の側面をエッチンプして ゲート電極を形成する工程とを具備することを特徴とする る薄膜トランジスタの製造方法を提供するものである。 ここて、半導体は4族半導体や3-4 族等の加工物半導 体であっても良いが、液晶表示装置に使用した際の画質 向上面から、リコンが好ましい。

[ ) 0 1 0 ]

【作用】透明絶縁性基板…に、薄膜トラッジスタを製造する際、ゲート遺極のエーチングに程、手純物注入に程、再エロチング工程を、同一のマスケで行うことにより、サブミクロシあるいはミクロシオーダのオフセロト領域の製造工程を簡略化することができる。それによりコストの低下、歩留まりい向上が可能となる。

{0011}

【実施例】以下、本発明に詳細を図示の実施例により説明する。(実施例1)実施例1を図1に従い説明する。

図1にはnチャネルコプラナ型TFTの製造工程を示している。

【のの12】最初にガラス基板・石英基板等からなる透光性絶縁基板101 EにIVD法によりパップを置となる8: Dx膜102を190nm程度被着する。さらにCVD法により105~ 目膜を50nm被着1.45の度で1時間炉アニーンを行った後、例えばスパン1年キシアレーザアニーンにより103を形成する。その後、オナトリノブラフィ等により103を形成する。その後、フナトリノブラフィ等により103を形成する。その後、フナトリノブラフィ等により1001と15 膜103をバターニング、エッチングン、島状に加工する(図1(11)。

【0013】次に、CVD法によりゲート絶縁膜として Siのx膜104を100am被着した後、ゲート電極 として例えば鱗ドープュートi膜105を400am被 着する(図1(i)).

【1014】フォト・リプラフィによりレジスト、感光

【0016】次にレシフト・ボリイミ、等の剥離を行わず、CDE法によるエーチ)が時に用いたままの状態でさらに、RIE法の異方性エッチンが時のマファビして使用する。RIE法により $\mu_2=87$ 度のテーバ角でゲート領域110と、約450mmのもDD前域10+か形成できる。このときの活性層及びゲート電極の料態について記載する。ゲート電極の再エッチングによりゲート電域1070長は短くなり、それにともないチーマル領域はやや短くなる。チーネリに隣接して前記ライトリードーフ(LDD)領域10+、イントリンシーフト 領域(オフセート領域) 11のがソース・ドレイ)領域の一部として加わる「図1 e))。

【0017】この後レジアト等の剥離を行った後、APCVD法により質問絶練膜111を40)nm程度被着する(図1(1))。次に、例えばNellエキシマレーザアニールによりソース・トレイン領域、ケート電極107bの活性化を行う。この時のレーザエスコギーは約200mJ(2)とすれば、ナ分に活性化がてき

る。シーザ活性化法を用いた場合を純物の拡散長は、たかたか60 nm程度であるので約540 nm(0.52 m)・ハナフセット領域110 が形成される。さらに、しりり領域109 ヒオフセット領域110 を同時に溶融させらために、良好な97 (接合を形成できることも、リート電流低減に寄与。ている(図1(g))。

【ロロ18】 さらに、フォト ) パラフ・によりコンタクトホール日を開孔し 図1 (h) 、パース・ドレイン電極として例えばA 1 膜をスパ・タリング法により成膜する。フォト リソブラフィ等によりパース・ドレイン電極112にパターニングして、ロチャネルコブラナ型TFTが完成する(図1 (i) ):

【0019】ここでゲート電櫃107a、107bのテーペー加工について説明を加える。ゲート電櫃をデーバエ・チンプする際、図2に示したようにゲート電櫃107aのデーパ角を01度とする。次に、レジスト等の剥離を行わずそのままゲート電櫃107aをでスクとして不純物を注入する。さらに、前記ゲート電櫃107aエデモング時に用いたレジスト等をマスクとし、ゲート電櫃107aのエッチ部が垂直あるいは垂直に近い角度・8g)になるように再エッチングを行ってゲート電櫃

【0.02.0】また、ゲート電橋を上記条件:9.2> 9.1 で2回でエッチングした後、ゲート電極をマスクとして、さらに不純物を低濃度で注入するとしDD構造をとることもできる。

【0.02.1】 このとき、不純物を含まないp.o.1.y=S:領域(オフセート領域)1.0.4の長さ<u>(L)</u>と、低不純物濃度領域1.05の長さ (L $_0$ ) の 0.1以上であることが高い信頼性を得ることから好ま。。

【りりょ2】ここ製造方法によれば、オコセット領域を 升成するために新たなマスクを必要としない。従ってそ 刃分の会分のPSPS程序がなくなり、大幅に工程を簡 略化することができる。

【りり23】本発明のTFTにおいては、容易にオアセット構造を形成することができり一片電流をFY10

□11人程度に低減でき、ケート電極にデートについているこも関わらず、前記ケート電極直ドルエート 他縁膜中に隣1オンが注入されずTFTの信頼性が向上する。

(実施例2) 本具施例が、実施例1と異なる点は、半導体が51以外のト導体である化合物 半導体の04名まであり、ゲート運機がWN×カショットキー環機になったことにある。この場合、実施例1の吸なデート絶縁膜は必要ないので、51隻板上にGuA、層を形成しておど要ないので、51隻板上にGuA、層を形成しております。 200日本に合うに形成したデール形状で底面が広がった台形)のゲート環機からの純物を1オンドレイン領域を形成し、この後、ゲート電機の側面を実施例1と同様にエッチンプする。エップした下部のGaAs層がオコセット領域となる。ストチンプした下部のGaAs層がオコセット領域を持った構造で実施例1と同様に形成することができる。

【0004】なお、本発明では、コプラナ型TFTについて説明したが、本発明の主旨を逸脱しない範囲において、さまざまに変形することができる。例えばソース・ドレイン領域、チャネル領域よりもゲート電極が上にくるTFT、例えばスタガ型TFTについても同様に実施することができる。また、ロチャネルまたはロチャネであることができる。また、ロチャネルまたはロチャネでもない。ゲート電極材料については、高融点金属、その経過物、窒化がなとが使用でき、また、ケート絶縁膜については、窒化ノリコン、窒化酸化シリコン等が使用でき、さらには、ソース・ドレイン領域、チャネル領域については、多結晶、非晶質の各種半導体を使用することができる。

# [0025]

【発明の効果】本発明により、オフセット領域を形成するためのフォトリップラフィ工程を削除し、製造工程を 簡略化することができる。それによりコストの低下、歩 留まりの向上が可能となる。

### 【図面の簡単な説明】

- 【図1】 本発明の実施例を工程順に示した断面図。
- 【図2】 本発明の実施例の要部拡大図。
- 【図3】 本発明の実施例を説明する図。

# 【符号の説明】

- 101 基板
- 102 パ・ファ層
- 103 多結晶シリコンチャネル
- 104 ゲート絶縁膜
- 107a、107b ゲート電極
- 108 ソース・トレイン領域
- 109 低干純物濃度領域
- 110 オーセット領域
- 111 層間絶縁膜